PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-164343

(43)Date of publication of application: 07.06.2002

(51)Int.CI.

H01L 21/316 H01L 21/265 H01L 21/822 H01L 21/8238 H01L 27/04 H01L 27/092

H01L 29/78

(21)Application number: 2001-262547

(71)Applicant: AGERE SYSTEMS GUARDIAN CORP

(22)Date of filing:

31.08.2001

(72)Inventor: BOURDELLE KONSTANTIN K

CHEN YUANNING

(30)Priority

Priority number : 2000 653493

Priority date : 31.08.2000


Priority country: US

(54) ELECTRONIC CIRCUIT STRUCTURE WITH IMPROVED DIELECTRIC PROPERTIES

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device having improved dielectric properties, and to provide a method of manufacturing the semiconductor device.

SOLUTION: In a CMOS circuit, a number of N-well regions 12 and P-well regions 14 are formed along the upper surface of a layer 10. Regions 12a, 12b, 14a, and 14b are electrically isolated from one another by regions 18. A MOS- type FET can be formed in either of the regions 12 and 14. In a digital circuit, the regions 12 and the regions 14 can be formed for incorporating a CMOS logic circuit. A pair of the N-well regions 12 are formed next to a pair of the P-well regions 14, and MOSFETs are produced in the region 12a and the region 14a. A pad oxidizing film is removed from the upper surface of the layer 10, together with the formed regions 12 and 14, and then a high-quality silicon oxidation film 22 is subjected to thermal growth, until the thickness reaches about 60 Å on the surface of the layer 10.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開 2002 — 164343

(P2002-164343A) (43)公開日 平成14年6月7日(2002.6.7)

(51) Int. Cl. 7	識別記号		F I			テーマコード (参考)
HO1L 21/316			H01L 21/316		P	5F038
21/265			27/08	321	A	5F048
21/822			21/265		Y	5F058
21/8238			27/04		С	5F140
27/04			29/78	301	G	
1	審査請求	未請求	請求項の数24 OL	外国語出願	(全紀)	頁) 最終頁に続く

(21)出願番号 特

特願2001-262547(P2001-262547)

(22)出願日

平成13年8月31日(2001.8.31)

(31)優先権主張番号 09/653493

00/050400

(32)優先日

平成12年8月31日(2000.8.31)

(33)優先権主張国 米国(US)

(71)出願人 301030605

アギア システムズ ガーディアン コー

ポレーション

Agere Systems Guard

ian Corporation

アメリカ合衆国.32819-8698 フロリダ,

オーランド, サウス ジョン ヤング パ

ークウェイ 9333

(74)代理人 100064447

弁理士 岡部 正夫 (外11名)


最終頁に続く

(54) 【発明の名称】改良した誘電特性を有する電子回路構造

(57)【要約】

[課題] 改良した誘電特性を有する半導体デバイスと 半導体デバイスの製造方法を提供する。

【解決手段】 CMOS回路では層10の上表面に沿って、多数のNウエル領域12およびPウエル領域14が形成される。領域12a、12b、14a、および14bは、領域18により、互いに電気的に分離している。MOS形FETは領域12および領域14のいずれにおいても形成が可能である。デジタル回路において、CMOS論理回路を取り込むために、個々の領域12および領域14を形成することが可能である。Nウエル領域12のペアはPウエル領域14のペアの隣に形成され、そして、MOSFETが領域14のペアの隣に形成され、そして、MOSFETが領域12aおよび領域14aにおいて製造される。形成された領域12および領域14とともに、層10の上表面はパッド酸化膜が取り除かれ、層10の表面に高品質シリコン酸化膜22が厚さ約60Aまで熱成長を行う。



【特許請求の範囲】

【請求項1】 トランジスタの形成に適した半導体層か ら成り、かつ、該半導体層上に形成された半導体デバイ スであって、第一表面とこれに対向する第二表面、第一 表面に沿った第一表面領域、第二表面に沿った第二表面 領域、および、第一表面領域と第二表面領域との間にあ る中間領域とを有する絶縁層を有し、該絶縁層の材料 は、第一表面沿いよりも中間領域にて濃度の大きい種を 含んでいることを特徴とする半導体デバイス。

【請求項2】 種の原子濃度は、第一表面領域よりも中 10 間領域においてより大きく、また、種は、Ba、Ta、 Sr、N、およびTiから成るグループから選択される 1つあるいはそれ以上の材料から成ることを特徴とする 請求項1に記載のデバイス。

【請求項3】 種の原子濃度は第一表面領域および第二 表面領域におけるどのような種の濃度よりも中間領域に おける濃度の方が大きいことを特徴とする請求項2に記 載のデバイス。

【請求項4】 第一表面は半導体層沿いに形成されるこ とを特徴とする請求項1に記載のデバイス。

【請求項5】 絶縁層は半導体層沿いに電界効果トラン ジスタゲート誘電体として機能するよう配置されること を特徴とする請求項1に記載のデバイス。

【請求項6】 第一表面領域、第二表面領域、および中 間領域のそれぞれはシリコンと酸素との両方から成り、 そして、種の原子濃度は第一表面領域よりも中間領域に おいて大きいことを特徴とする請求項1に記載のデバイ ス。

【請求項7】 第一表面領域、第二表面領域、および中 間領域のそれぞれはシリコンと酸素との両方から成り、 そして、種は、第一表面領域における材料のそれに比較 し中間領域における材料の誘電定数を上げるように機能 することを特徴とする請求項1に記載のデバイス。

【請求項8】 成分種はHfから成ることを特徴とする 請求項1に記載のデバイス。

【請求項9】 絶縁層はキャパシタ誘電体として機能す るよう配置されることを特徴とする請求項1に記載のデ

【請求項10】 第一表面と第二表面間の種の濃度はガ ウス分布に従い、かつ、絶縁層の誘電定数はSiO2お 40 よびSiN。のそれよりも大きいことを特徴とする請求 項1に記載のデバイス。

【請求項11】 絶縁層は、シリコンと、酸素と、そし て、Zr、Hf、およびN、かつ、Ta、Ti、Ba、 およびSrから成るグループから選択される種とから成 ることを特徴とする請求項1に記載のデバイス。

【請求項12】 それに形成された電界効果トランジス 夕を有する半導体デバイスにおいて、該トランジスタ は、半導体層と、半導体層上に形成されたゲート導体層 と、半導体層とゲート導体層間に形成された誘電層とか 50

ら成り、該誘電層は、半導体層とゲート導体層との間に 位置した、かつ、半導体層とゲート導体層との両方から スペースをとって離れた中間部分を有しており、さらに 該誘電層は、中間部分にピーク濃度を、そして、中間部 分と半導体層との間において比較的低い濃度を有する種 を含んでいることを特徴とする半導体デバイス。

【請求項13】 種の濃度は、中間部分と、誘電層およ び半導体層間の界面との間においてゼロ近くまで減少す ることを特徴とする請求項12に記載のデバイス。

【請求項14】 原子種の濃度は誘電層と半導体層間の 界面で約ゼロであることを特徴とする請求項12に記載 のデバイス。

【請求項15】 第一表面とそれに対向する第二表面を 有する絶縁層から成り、かつ該表面間で濃度を変える種 から成ることを特徴とする半導体デバイス。

【請求項16】 種の濃度は第一表面とそれに対向する 第二表面間にてガウス分布に従うことを特徴とする請求 項15記載のデバイス。

【請求項17】 さらに、誘電層との物理的界面を確定 するために配置された半導体層から成り、ここで、界面 における種の濃度はゼロであることを特徴とする請求項 15に記載のデバイス。

【請求項18】 絶縁層はシリコンと酸素から成ること を特徴とする請求項15に記載のデバイス。

【請求項19】 化学的に互いに接合された2つあるい はそれ以上の素子から成る絶縁層を形成するステップ と、純誘電定数を修正するのに十分な量の追加の種を層 に導入するステップとから成る電気回路を形成する方

電気回路は半導体デバイスであり、ま 【請求項20】 た、追加の種の導入に先立ち、熱酸化により絶縁層がシ リコン層表面に形成され、二酸化シリコンを形成するこ とを特徴とする請求項19に記載の方法。

【請求項21】 追加の種を導入するステップは元素の イオン注入により達成されることを特徴とする請求項1 9に記載の方法。

【請求項22】 層は、第一表面とそれに対向する第二 表面、第一表面に沿った第一表面領域、および、第一表 面領域と第二表面との間の中間領域とを含み、また、追 加の種を導入するステップは、おもに第一表面領域以外 の領域への種の注入により達成されることを特徴とする 請求項19に記載の方法。

【請求項23】 おもに層の中間領域への種の注入によ り、追加の種が導入されることを特徴とする請求項19 に記載の方法。

さらに、中間領域から第一表面領域と 【請求項24】 第二表面領域方向へ種を拡散するステップを含むことを 特徴とする請求項19に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に、誘電材 料に関するものであり、さらに詳しく言うと、半導体製 品を含めた電子回路構造および構成部品において高い誘 電定数を有する層の形成に関するものである。

[0002]

【従来の技術】誘電材料は広範囲にわたり様々な電子回 路アプリケーションにて使用されている。半導体アブリ ケーションにおいてはこれら材料はしばしば酸素や窒素 と化学的に結合したシリコンから成る。このような誘電 材料はコンデンサ素子、電界効果トランジスタのゲート 絶縁体、およびメタライゼーションシステムにおける絶 緑体として使用される。シリコン酸化膜は、半導体製造 において最もよく使用される誘電材料の中の一つである が、デバイス幾何学が縮小化し続けるにつれ、成分材料 に対するパフォーマンス要求は、シリコン酸化膜で可能 とするとこれを超え、増し続けている。従い、代替とな る誘電材料が求められる。

【0003】多層メタライゼーションシステムのインタ ーレベル誘電体といった特定のアプリケーションにおい て、絶縁体材料は、シリコン酸化膜と比較して低い誘電 20 定数を有することが望ましい。これら絶縁体は一般的に 低k誘電材料である。これとは反対に、コンデンサ素子 の電荷蓄積量を増やし、かつ、金属酸化物半導体(MO S) 電界効果トランジスタ (FET) における低動作過 **電圧を可能にするため、これらアプリケーションにおけ** る絶縁体材料は、シリコン酸化膜と比較して高い誘電定 数を有することが望ましい。この場合の絶縁体は一般に 高k誘電材料となる。

【0004】製造工程の統合とパフォーマンスにおける 問題により、シリコン酸化膜に代わって可能とされる高 k材料のアプリケーションが厳しく制限される。これは 特にFETゲート絶縁体の供給においてより事実とな る。すなわち、五酸化タンタルや二酸化チタンといった ような絶縁体は比較的高い誘電定数を有するが、これ ら、かつ他の材料は、シリコンと直接コンタクトする際 に熱安定しない。

【0005】近年、様々な高kケイ酸塩誘電体に関して 評価がなされ、そのパフォーマンスと、半導体製造工程 による集積化に関する適合性について判断評価がなされ た。例えば、Wilk等による、1999年5月10日付、 Applied Physics Lettersの74巻、No.19に掲載 された" Electrical Properties of Hafnium Silicate Gate Dielectric Deposited directly on Silicon"を 参照にされたい。

[0006]

【発明が解決しようとする課題】界面状態および漏れ電 流に関する問題は、現在のところ、半導体製品の量産に おける、ゲートおよびキャパシタ誘電体への上記材料の アプリケーションを妨げている。一般的に、半導体回路 の密度が増し続けるにつれ、超々LSI(USLI)ア 50

プリケーションにおいて高性能ゲートおよびキャパシタ 絶縁体を提供するため、納得のいく電気的かつ物理的特 性をもたらす高k誘電材料が必要とされている。

[0007]

【発明を解決するための手段】本発明は、第一表面とそ れと対向する第二表面とを有し、そして、これら表面間 の濃度を変える種から成る絶縁層を有する半導体デバイ スを提供する。本発明の一実施形態において、デバイス は、半導体層、ゲート導体層、および、該半導体層と該 ゲート導体層との間に形成された誘電層とを有するトラ ンジスタを含んでいる。誘電層は、半導体層とゲート層 との間に位置した、かつ、半導体層とゲート層両方から スペースをとって離れた中間部分を有する。誘電層は、 中間部分にピーク濃度を、そして中間部分と半導体層と の間に比較的低い濃度を有する種を含んでいる。

【0008】本発明に従い、化学的に互いに接合された 2 つあるいはそれ以上の素子により絶縁体層が形成され る電気回路を形成する方法を提供する。望ましい実施形 態において、電気回路は半導体デバイスであり、層は二 酸化シリコンから成る。層の純誘電定数を修正するのに 十分な量の追加の種が絶縁体層に導入される。絶縁層は 第一表面とそれと対向する第二表面と、該第一表面に沿 った第一表面領域と、該第一表面領域と該第二表面との 間の中間領域とを有する。望ましい実施形態において、 追加の種を導入するステップは、おもに第一表面領域以 外の領域に種を導入することにより達成される。

[0009]

【発明の実施の形態】添付の図面との関連による次の詳 細説明により本発明が容易に理解されよう。図1は、本 発明の望ましい実施形態に基づく、トランジスタデバイ スおよび他の構成要素の形成に適した結晶シリコン半導 体材料である、軽く不純物を添加された層10の部分断 面図である。相補型金属酸化膜半導体(CMOS)回路 では通常そうであるように、層10の上表面に沿って、 多数のNウエル領域12およびPウエル領域14が形成 されている。図の領域12a、12b、14a、および 14 bは、例えば従来の処理シーケンスにより形成され たシャロートレンチアイソレーション(浅い溝分離)領 域18により、互いに電気的に分離している。MOS形 40 FETは領域12および領域14のいずれにおいても形 成が可能である。例えば、デジタル回路において、相補 型金属酸化膜半導体論理回路を取り込むために、個々の 領域12および領域14をまた別のシーケンスで形成す ることが可能である。図の例におけるNウエル領域12 のペアはPウエル領域14のペアの隣に形成され、そし て、MOSFETが領域12aおよび領域14aにおい て製造される。

【0010】形成された領域12および領域14ととも に、層10の上表面はパッド酸化膜が取り除かれ、層1 0の表面に高品質シリコン酸化膜22が厚さ約60Å

5

(6 nm) まで熱成長を行う。

【0011】図2において、Nウエル部分および隣接す るPウエル領域14、上表面24を有する酸化膜層2 2、およびシリコン層10に形成された反対側の底表面 26を示している。酸化膜層22と層10の結晶半導体 材料の界面は、後続の処理により構造的に修正される が、ここでは酸化膜ーシリコン界面にあたる。より一般 的に、層22が二酸化シリコンではないか、あるいは層 10が本質的にシリコン半導体ではない実施形態におい ては、対応する部分は誘電体ー半導体界面となる。

【0012】次に、図3に関して、制御可能な方法で固 体層に種を加えるために、イオン注入かまたは他の公知 の技法により層22に種27が導入される。種はHfあ るいはZrから成ることが最も望ましい。一般的に、導 入された種は、上表面24と底表面26間で可変の濃度 を有する。厚さ6 n mの誘電層に対して、H f イオンあ るいは2 rイオンの、例えば5 x 1 0¹ ⁴ c m⁻² から 5 x 1 0 ^{1 5} c m ^{- 2} までの、高添加量が約 2 K e V の、あるいはこれより少ない注入エネルギーで導入され る。添加量と低エネルギーのこの組合せは、表面26に 20 沿って注入された種27の濃度を最小化するために望ま しいものである。すなわち、注入量は結果的に、層22 の中間部分28においてHfあるいはZrが比較的高濃 度に、上表面24に沿った層22の上表面領域30にお いて種が比較的低濃度に、そして、底表面26に沿った 層22の底表面領域32において種が比較的低濃度とな るべきである。初めに、注入量は、表面24と表面26 との間の層22あたりを中心とするエラー関数分布を有 する。これを、図3のカーブ40にて示している。ここ で、上表面24と底表面26間の変位の関数として種2 30 7の相対濃度を表している。より低い注入エネルギーは 分布のピークを上表面24の近くにおく。

【0013】注入層22には、例えば700℃で10分 間といった速い熱アニールがなされる。それにより、熱 拡散は注入種27のプロファイルを変え、よりガウス分 布のように現れる。これを、上表面24から底表面26 への変位の関数として種27の相対濃度を表して、図3 のカーブ42にて示している。種の拡散は、層22の中 間領域28全体(例えば3.5nmから4.5nm) と、おそらく表面領域30の部分の化学合成を変えるの に十分な継続時間のものである。種は表面領域30と表 面領域32へとさらに拡散するが、注入量、注入エネル ギー、およびアニール時間との組合せにより、層22の 表面26には種を全く拡散させない。図の種27の分布 は上表面24と底表面26との間を中心としているが、 注入エネルギーあるいは拡散時間は、表面24と表面2 6に関してガウス分布に変位するよう調整される。

【0014】注入種による制限された拡散の結果、二酸 化ケイ素層22とシリコン層10(すなわち、表面2 6)間の界面は種 2.7による影響を最小限受ける。よっ 50 るものであり、誘電層 2.2の熱成長に先立ち、ダミーゲ

て、高品質酸化膜-シリコン界面が達成される。一方、 層22の重要な部分は種27の十分な濃度から成り、層 22の純誘電定数を増加させる。

【0015】酸化膜-シリコン界面へのマイグレーショ ンは、デバイスのパフォーマンスに逆の影響を及ぼすこ とから、望ましい実施形態においては、種27の拡散を 制限する。より一般に、本発明の他の実施形態において は、誘電体-半導体界面に拡散しない、およびデバイス のパフォーマンスに逆の影響を及ぼさない種を含む。こ れは、化合物半導体材料あるいはシリコン非含有半導体 材料上に形成される集積回路に関して事実となる。

【0016】例えば注入あるいは固体ソース拡散により 種27が導入された後、シリコン酸化膜層22の誘電定 数を上げるため、ポリシリコンゲート導体層が(例え ば、減圧化学気相成長により)層22上に置かれる。こ れに続き、パターニング、エッチング、およびシリサイ ディング(siliciding)が行われ、領域12aおよび領域 14a上にゲート構造48を形成する。図4は、Pチャ ネルトランジスタ50およびNチャネルトランジスタ5 2を示しており、その各々がゲート構造48を有してい る。各ゲート構造は、ポリシリコン層から形成された従 来の導体層56を含んでいる。蒸着されたポリシリコン はポロンもしくはリンを含み、固体ソース拡散により、 Pウエル領域12aにおいてP型ソース/ドレイン領域 58、および、N-ウエル領域14aにおいてP型ソー ス/ドレイン領域60を後に作り出す。層22内の種2 7の拡散は、ソース/ドレイン領域におけるドーパント の拡散と同時に生じる。しかし、外方拡散によるドーピ ングの代わりに、ソース/ドレイン領域は、リンおよび ボロンの注入により確定されることが望ましい。図示の ゲート構造48はまた、既知の技術に基づいて導体層5 6に形成された、例えばWSiのような低シート抵抗シ リサイド層59を含む。

【0017】図4はまた、領域12b上に形成されたP 型MOSキャパシタ64、およびP領域14b上に形成 されたN型MOSキャパシタ66を示している。各キャ パシタの誘電体70は層22から形成され、高 k キャパ シタを提供する。典型的なキャパシタ64およびキャパ シタ66の他のフューチャは従来の製造方法に従う。例 えば、シリコン層10は領域12bにおいて重ドープP 型、および領域14bにおいて重ドーブN型である。こ れは、例えば層22の形成に先立ちソース/ドレイン領 域58および60を限定するのと同時の、イオン注入に より達成され、キャパシタ64に第一P型導電プレート 74を、そしてキャパシタ66に第一N型導電ブレート 76を形成する。

【0018】CMOSソース/ドレイン領域58および CMOSソース/ドレイン領域60と、第一プレート7 4 および第一プレート 7 6 の同時の形成は従来技術によ

8

ートが形成されることにより達成される。ゲート導体層に対して蒸着された同一ポリシリコン材料はさらに層2 2上でパターニングされ、キャパシタ64およびキャパシタ66それぞれの第二導電ブレート78を確定する。

【0019】図4に示すように、ゲート構造48はそれぞれ側壁酸化膜フィラメント80(一般にSiO2上のSi。N4)を含んでいる。従来の製造ステップにより形成されたシリコン窒化膜層82はゲート構造48と、キャパシタ64および66上に蒸着され、デバイスを分離させる。コンタクト(図示せず)がWおよびWSiかり形成され、賭導電部分56、58、74、76と上にある配線(図示せず)間の接続を可能にする。また、導電プレート78はシリサイド層59も含む。

【0020】本発明のまた別の実施形態においては、H f および 2 r 以外の種を単独で、あるいは組合せで供給するステップを含み、層 2 2 の誘電特性を修正する。適合する材料としては B a、 T a、 S r、 N、および T i と、これらの組合せが含まれる。また、種 2 7 の導入は熱成長二酸化シリコン層 2 2 の形成に先立って行われることを意図する。酸化膜ーシリコン界面に対して、種 2 7 の拡散を制限するために、再酸化が続いて行われる、おそらく部分成長酸化膜層への種 2 7 の蒸着により、二酸化シリコンの熱成長前あるいは熱成長中に、注入あるいは他の種の混入を行うことが出来る。また、最適な熱拡散特性を有する種 2 7 を半導体層 1 0 のエピタキシャル形成中に導入することを意図する。

【0021】本発明により、図示の例とは異なるキャパシタを形成することも可能である。例えば、二酸化シリコン層が(シリコンの蒸着あるいは熱酸化により)ポリシリコン層上に形成され、例えば注入により、次にHf

あるいはZ r といった種が混入される誘電層を形成する。

【0022】本発明について、ほんのわずかの実施形態 において説明を行ってきたが、ここに開示された原理に より、様々な半導体構造における、様々な方法により本 発明を実行する基礎が提供される。上記の方法により形 成されたゲート誘電層およびキャパンタ誘電層は、比較 的高い誘電定数を可能にし、デバイス性能を改善する。 注入により、H f あるいは Z r が混入される層 2 2 に関 して、6 nm層 (フリースペースに比較して) の誘電定 数は15から25の範囲になることが予期されるが、3 0 を超過する場合もあろう。一般的に、本発明により形 成された絶縁体層は、5よりも大きい誘電定数を示し、 そして、半導体層に使用される例えば、S i ₃ N₄ ある いはSiO₂ といったような従来材料にて達成し得たそ れよりも大きい誘電定数を示す。ここでは記載を行わな かったが、本発明による他の構造もまた、本発明の範囲 を逸脱することなく具体化できることは当業者にとって 明らかである。図面と本文において、同一符号は同様の 構成部分を示す。また、図中記載のフューチャは計測さ れたものではない。

【図面の簡単な説明】


【図1】本発明の一実施形態によるデバイス製造の初期 ステージにおける半導体構造の部分断面図である。

【図2】本発明による、図1に後続する処理におけるその構造を示した部分断面図である。


【図3】半導体デバイスを形成するためにさらなる処理 を行った後の図2の構造の詳細図である。

【図4】本発明を取り込んで部分的に完成された集積回 路構造を示した部分断面図である。


【図1】




[図2]



[図3]



【図4】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

27/08 321

テーマコード (参考)

27/092

29/78

(72)発明者 コンスタンティン ケー. バーデル

アメリカ合衆国 32837 フロリダ,オー

ランド, レイク キャラベイ ドライヴ

4570

(72)発明者 ユアニン チェン

アメリカ合衆国 32837 フロリダ,オー ランド, ブルックマイラ ドライヴ 3852 Fターム(参考)

5F038 AC03 AC05 AC16 AC18 EZ20
5F048 AA07 AC03 AC10 BA01 BB05
BB08 BB11 BE03 BF01 BF03
BF06 BF11 BG14

5F058 BA11 BA20 BC02 BC04 BH01
BH15 BJ01

5F140 AA24 AB03 AB09 AC39 BA01
BD06 BD15 BD17 BE01 BE07
BE09 BE13 BE15 BE16 BF04
BF11 BF18 BG08 BG14 BG28
BJ07 BJ11 BJ18 BJ27 BK13

CC08

BK15 BK16 BK29 CB04 CB08

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.